PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-303067

(43)Date of publication of application: 06.12.1989

(51)Int.Cl.

HO2M 7/48

(21)Application number : 63-131550

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

31.05.1988

(72)Inventor: TAKIZAWA AKITAKE


MIKI HIROSHI

(54) CONTROL CIRCUIT FOR PWM INVERTER

(57)Abstract:

PURPOSE: To decrease the maximum current value of a snubber circuit, by detecting the rise of the ON signal of a transistor to be turned ON first out of three transistors at their OFF time and by delaying ON signals with other phases.

CONSTITUTION: A control circuit for PWM inverter is constituted by addition of a turn-ON control circuit 4 between PWM signal generator circuit 1 and photocoupler 2. The control circuit 4 is composed of rise detector circuits 41A to 41B. delay circuits 42A to 42B and OR-gate 43, and furnished with a multivibrator 6 and others. Also, a voltage polarity discriminant signal P to be given to OR-gate 5A is formed by voltage polarity detector circuit and AND gate at both ends of a diode. Then, the ON signal of a transistor to be turned ON first out of three transistors being turned OFF is detected and ON signals with other phases are delayed 42. Thus, the three transistors are turned ON with a certain time difference so that the maximum current value can be controlled.



19日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平1−303067

®Int. Cl. ⁴

識別記号

庁内整理番号

43公開 平成1年(1989)12月6日

H 02 M 7/48

M-8730-5H F-8730-5H

審査請求 未請求 請求項の数 1 (全6頁)

図発明の名称 PWMインパータの制御回路

②特 願 昭63-131550

②出 願 昭63(1988)5月31日 .

⑩発明 者 滝 沢 聡 毅 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

⑩発明者三木広志神奈川県川崎市川崎区田辺新田1番1号富士電機株式会

社内

⑪出 願 人 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号

個代 理 人 弁理士 並木 昭夫 外1名

明 組 書

1. 発明の名称

PWMインパータの制御回路

2. 特許請求の範囲

自己消弧形半導体素子を用いた電圧形パルス幅 変調(PWM)インパータの制御部に、

現在通電中の3つの環流用ダイオードと斜め方向にそれぞれ対向する各アームの自己消弧形半導 体案子のオン信号の立上りを検出する検出回路と、

該検出回路出力にもとづき自己消弧形半導体素子の1つまたは2つのオン信号を遅延させる遅延回路と、

を設け、前記3つの自己消弧形半導体素子を同時にはオンさせないことを特徴とするPWMインパータの制御回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、トランジスタの如き自己消弧可能 なスイッチング案子(自己消弧案子)をもつ電圧 形パルス幅変調(PWM)インパータの制御回路 に関する。

〔従来の技術〕

第4図に電圧形トランジスタインバータの例を示す。このような電圧形インパータに変調回路を組み合わせて、直流電力を交流電力に変換する電圧形PWMインバータが構成される。このため、同図に示するつのトランジスタ $T_1 \sim T_6$ は、 PWM信号によりオン,オフ動作を行う。これで、例えば 3つのダイオード D_2 , D_3 , D_4 が導通(オン)しているものとすると、その電流経路は同図に破線で示す如くなる。なお、 3つのダイオードが導通する組み合わせとしては上記の外に、

(D₁, D₂, D₆), (D₁, D₃, D₅), (D₁, D₅, D₆), (D₂, D₄, D₆), (D₃, D₄, D₅)

の組み合わせがある。

第5図に変調回路の従来例を示す。すなわち、個々のスイッチングトランジスタはPWM信号発生回路1、信号を絶録するためのフォトカブラ2 およびペースドライブ回路3を介して駆動される。 しかし、このような回路では例えばトランジスタ T_1 , T_5 , T_6 に第6図で示すタイミング(オン信号の立上りが同じ)で信号が入力すると、トランジスタ T_1 , T_5 , T_6 は同時にオンすることになる。

ところで、自己消弧形半導体素子を用いた電圧形インパータの主回路には、配線等による浮遊インダクタンス(第4図の Ls 参照)が存在する。そのため、トランジスタのスイッチング時には、その電流立上り (di)により Ls の両端に電圧が生じる。そして、それが直流電圧に重量するためトランジスタのコレクターエミッタ(CーE)間に高い電圧がかかる。このスイッチング時にはいかに高い電圧を抑制するのがスナバ回路ではは、このときがCーE間の印加電圧が最も高くなるからである。

とゝで、スナバ回路の電流が最大となりうる場

— 3 —

照),対向アームのトランジスタ(T₄)のC-E間電圧皮形(同図(ロ)参照)およびスナバ電流皮形(同図(ハ)参照)をそれぞれ示す。 このときの図中の諸値を以下に列配する。但し、ターンオン直前にダイオード(D₄)に流れている電流をI_T(A) とする。

$$I_{C(peak)} = I_{L} + I_{RD4(peak)}$$

$$I_{S(peak)} \neq I_{RD4(peak)}$$
@

 $V_{CEON1} = V_{CS} + V_{DS(ON)} + V_{z} - V_{CE}(T_{1})$

$$V_{CEON_2} = E_d + I_{S(peak)} \cdot \sqrt{\frac{L_S}{C_S}}$$

Vcs:スナパコンデンサ電圧

V_{DS}:スナパダイオードの過渡オン電圧

V_z:スナバ回路内のインダクタンスに生じ る電圧

そのインダクタンスを L(H) とすれば

$$V_{\ell} = \ell \cdot \frac{dis}{dt} - \ell \cdot \frac{I_{s(peak)}}{t_{1}}$$

となる。

Ed: 直流中間電圧

合として、次の2つがある。

- a) 3つのトランジスタが通電状態で、かつ1 つのトランジスタは最大負荷電流を流しているとき、通電中の3つのトランジスタが同時 にオフするとき。
- b) 3つのダイオードが通電状態で、かつ1つ のダイオードは最大負荷電流を流しているとき、通電中の3つのダイオードと斜め方向に 対向するアームのトランジスタが同時にオン するとき。なむ、こゝではスナバ電流が充分 に被殺する時間 1[8]内に2つ以上の業子が オンするとき、同時とみなす。

いずれの場合が最大になるかは、素子の特性によつて一概には決まらないが、いずれにしても従来は a) 又は b) を考慮の上でスナバ回路の設計を行う必要がある。なお、 a) の場合については既に検討済みなので、ここでは b) について考える。

第 7 図に、 1 つのトランジスタ(T₁)がターン オンしたときのコレクタ電流波形(同図(イ)参

-- 4 --

4s: 直流中間コンデンサとトランジスタ間の配線インダクタンス

C:スナパコンデンサ容量

I_{RD4} (peak): ダイオード (D₄) の逆回復電 流のピーク値

Is(peak): スナパコンデンサに流れる電流 のピーク値

$$I_{C(peak)} = I_{L} + I_{RD4(peak)}$$
(5

$$I_{g(peak)} = I_{RD4(peak)} + I_{RD2(peak)} + I_{RD5(peak)}$$

$$V_{CEON1} = V_{CS} + V_{DS}(ON) + \ell \frac{I_{S(peak)}}{t_1} - V_{CE}(T_1)$$
(2)

$$-V_{CE}(T_1) \qquad \cdots \\ V_{CEON_2} = E_d + I_{S(peak)} \cdot \sqrt{\frac{\ell_S}{C_S}} \quad \cdots \\ \bullet$$

[発明が解決しようとする課題]

上式からもわかるように、3つのトランジスタが同時にターンオンすると、電流値、電圧値ともに1つのトランジスタがターンオンしたときに比べて大きくなる。そして、インバータに組込むトランジスタ及びスナパ回路は、従来はこれら⑤~ ⑧式をもとに決める必要があつた。そのため、大容量のものほど体積、コストの両面でそれらのよめる割合が大きく、スタックの大形化、コストアップの一因となつていた。

したがつて、この発明は自己消弧形半導体案子のターンオン時にスナバ回路に施れる電流の最大値を抑制することにより、自己消弧形半導体案子とスナバ回路の少なくとも一方の小形化を実現し、全体として小形で安価な制御回路を提供することを目的とする。

[課題を解決するための手段]

自己消弧形半導体素子を用いた電圧形インパー タに対し、現在通電中の3つの環流用ダイオード ・と斜め方向にそれぞれ対向する各アームの自己消

-7-

発明は第5図に示すPWM信号発生回路1とフォトカブラ2との間に、第1図の如きターンオン制御回路を付加して構成される。

第1図において、41A,41Bは立上り検出 回路、42A,42Bは遅延回路、43,5A, 5 Bはオアゲート、6はマルチパイプレータ、 L₁ ~ L3 は 制御信号線である。 なお、この回路は第 4図のトランジスタ T_1 , T_5 , T_6 (ダイオード D_2 , Dz, Dz)の組に対応するもので、実際には他の 5組についてもとれと同様の回路が必要になる。 また、オアゲート 5 A に与えられる P は電圧極性 判別信号で、第2図の如くダイオードのアノード・ カソード間の電圧優性を検出する検出回路11A, 11B,11Cと、その出力の論理積をとるアン ドゲート12とからなる回路の出力を示し、これ $(CL) 3 D O \emptyset (TA - F(CL) C C D_0, D_1, D_1)$ が通電状態か否かを検出するようにしている。な お、とのアンドゲート12のアクテイブを出力信 号をもつて、ターンオン制御回路4のセットを行 なり(回路を準備状態とする)。

弧形半導体素子のオン信号の立上りを後出する検 出回路と、終検出回路出力にもとづき自己消弧形 半導体素子の1つまたは2つのオン信号を遅延さ せる遅延回路とを設け、前記3つの自己消弧形半 導体業子を同時にはオンさせないよりにする。

〔作用〕

インパータの制御部により現在オフしている3つのトランジスタの内で一番最初にオンするトランジスタのオン信号を検出し、他の相のトランジスタのオン信号を遅延させることによった。 スナパ回路に流れる最大電流値を減少させる。 とうすることによって、3つのトランジスタはしてはインしなくなり、トランジスタターンオンになるの最大電流値と略等しくしよりとするものである。

〔 実施例〕

第1図はとの発明の実施例を示す回路図で、第 1A図の如く示される変調回路のターンオン制御 回路4の具体例を示すものである。つまり、との

— 8 —

以下、ターンオン制御回路4が信号Pによつてセット状態にある場合の動作について説明する。

いま、制御信号線 L_1 に最初にオン信号が入力すると、その立上りにより検出回路 4 1 A が動作し、その出力により遅延回路 4 2 A がりセットされて調御信号線 L_2 または L_5 もしくはその双方にオン信号が入力した場合に、そのオン信号が入力した場合に、制御信号線 L_2 または L_5 に 最初に オン信号が入力したときは回路 L_2 または L_5 に 最初に オン信号が入力したときは回路 L_5 に 最初に オン信号が入力したとき

また、マルチバイブレータ6は回路41Aまたは41Bの出力01,02をトリガとして時間 t のパルス幅をもつ信号Qを出力する。この信号Q と信号Pはオアゲート5Aにより論理和がとられるので、制御信号線 L1, L2, L3上の一番 最初のオン信号の立上り時点より t [s]後に、回路 4 はセット状態からリセット状態へと移行する(全

てのオン佰号が紊通りの状態となる)。

その結果、第 3 図の如きタイミングでオン倡号が与えられると、従来は 3 つの案子が同時にオンとなつてスナバコンデンサの電流破形は第 3 図(イ)のWの如くなるのに対し、この発明では第 3 図(p)の W_1 , W_2 の如く故高値は従来の半分になり、これにより電流資務が軽減されることになる。

なお、こ」では、

- 2)トランジスタ T_1 が 最初のときは、トランジスタ T_5 , T_4 のオン信号を t [S] だけ 遅延 させる。

ようにしているが、これは単なる一例に過ぎず、 種々の変形が考えられる。また、以上ではスイッ チング素子がトランジスタの場合について説明し たが、この発明は自己補弧形素子を用いる電圧形 PWMインパータ全てに適用することができる。

-- 11 --

るので、このことも使用トランジスタの電圧定格の引き下げに寄与することになる。いずれの場合も遅延時間が数μSのため、制御性能を損りことなく、インパータスタックの小形化と安価なインパータが実現できる。また、従来通りの使い方を行えば、より信頼性の高いインパータが実現できる。

4. 図面の簡単な説明

〔発明の効果〕

との発明によれば、通電中の3つのダイォード の斜め方向に対向するアームのトランジスタのオ ン信号の立上りのタイミングがほぼ同時であつて も、3つのトランジスタはある時間差でもつてタ ーンオンする。よつて、スナパ回路に流れ込む電 流の最大値は1つのトランジスタがターンオンし たときの最大電流値に抑えることが可能となる。 このことによつて、ターンオン時のコレクターエ ミッタ間のハネ上り電圧 4 V の最大値も1つのト ランジスタがターンオンしたときと等しくなる。 したがつて、従来のインバータに対してその設計 時の設定値を変えなければ、スナパコンデンサの 容量低減が可能となる。また、スナバ回路を変え なければハネ上り電圧の最大値が抑制されるため、 使用トランジスタの電圧定格を下げることが可能 となる。また、設定値の選び方によつては、スナ パコンデンサの容量低減とトランジスタの電圧定 格の引き下げの両方が可能となる。さらに、スナ パ回路に流れ込む電流の立上り $\left(rac{d\,i}{d\,t}
ight)$ も 減少す

したときの各部波形を示す波形図である。


符号説明


1 …… PWM信号発生回路、2 …… フォトカブラ、3 …… ベース駆動回路、4 …… ターンオン制御回路、5 A , 5 B , 4 3 …… オアゲート、6 … マルチパイプレータ、1 1 A , 1 1 B , 1 1 C … で置圧極性検出回路、1 2 …… アンドゲート、 4 1 A , 4 1 B …… 立上り検出回路、4 2 A , 4 2 B …… 遅延回路。

-- 12---


代理人 弁理士 並 木 昭 夫


代理人 弁理士 松 崎 清





at 4 图





अर ६ 🐯

(1)	オフ	オン	T1

第 7 段

第 8 🐯

